home *** CD-ROM | disk | FTP | other *** search
/ NetNews Offline 2 / NetNews Offline Volume 2.iso / news / comp / lang / c++-part1 / 5724 < prev    next >
Encoding:
Text File  |  1996-08-05  |  2.3 KB  |  59 lines
  1. Newsgroups: comp.lang.c++,comp.programming,comp.arch
  2. Path: uu4news.netcom.com!friend!news
  3. From: rich@kastle.com (Richard Krehbiel)
  4. Subject: Re: Why are 32 bit better than 16 bit pgms?
  5. Message-ID: <1996Feb6.135808.12257@friend.kastle.com>
  6. Sender: news@friend.kastle.com (News)
  7. Reply-To: rich@kastle.com
  8. Organization: Kastle Development Associates
  9. X-Newsreader: Forte Free Agent 1.0.82
  10. References: <4er4m4$78q@news1.ucsd.edu> <1996Feb5.163838.24531@amc.com>
  11. Date: Tue, 6 Feb 1996 13:57:21 GMT
  12.  
  13. curtis@amc.com (Curtis Green) wrote:
  14.  
  15. >The "bits" quoted for the processor (16 bit, 32 bit, 64 bit, etc) is the
  16. >size of the data path (data bus).
  17.  
  18. [rest cut - I just want to gripe on this one point.  :-) ]
  19.  
  20. Why did Intel and IBM call the 8088 a 16 bit CPU?  It has an 8 bit
  21. bus.
  22.  
  23. Why call the 386SX a 16 bit CPU when it can run any 386DX (32 bit)
  24. code?
  25.  
  26. Why don't they call the Pentium a 64 bit CPU since it has a 64 bit
  27. data bus?  Why doesn't DEC call the Alpha AXP a 128 bit CPU (or is it
  28. 256 - I'm not sure).
  29.  
  30. What in the hell could you call the Motorola 68020/030 when for each
  31. bus transaction it may choose 8, 16, or 32 bits as requested by the
  32. peripheral being addressed?
  33.  
  34. My humble opinion:
  35.  
  36. "Bitness" has become a marketing term, i.e. meaningless (rather like
  37. the term "RISC").  There are a dozen different pieces inside a CPU
  38. these days each with it's own bit width.  Outside the chip there's the
  39. data bus and address bus width.  Inside the chip you have the general
  40. register width, special register widths (i.e. Segment register = 16
  41. bits, FP register = 80 bits), ALU width (multiplied by the number of
  42. ALUs if superscalar), internal-cache-to-register path width(s), etc.
  43. Then there's the architectural virtual address size versus actual
  44. virtual address size versus the physical address size versus the
  45. implemented MMUs capabilities.  (Intel advertised that the 386 could
  46. address 64 Terabytes - which is baloney.  They added up 13 bits of
  47. segment plus 32 bits of offset.  They somehow forgot that this "45
  48. bit" virtual address is then funnelled into a 32 bit paged MMU.)  You
  49. probably also have to consider what mode the OS software's running
  50. too.
  51.  
  52. What really matters is how fast it'll run what software.  You might as
  53. well forget making any generalizations based on bit size.
  54.  
  55. --
  56. Richard Krehbiel, Kastle Systems, Arlington VA USA
  57. rich@kastle.com (work) or richk@mnsinc.com (personal)
  58.  
  59.